《徽声在线》7月6日讯（记者 林晓晨）据《徽声在线》记者从可靠渠道获得的独家消息，华为计划在今年秋季推出备受瞩目的Mate90系列手机，该系列将首次搭载基于韬定律研发的新一代麒麟芯片，这一举措标志着华为在半导体领域的技术革新迈出了重要一步。

今年5月，华为正式发布了指导半导体产业未来发展的新理论——韬(τ)定律。该定律以系统性降低时间常数τ为核心目标，通过引入逻辑折叠(LogicFolding)等前沿技术，有效压缩了芯片内部信号的传播时延，进而实现了晶体管密度的显著提升，为半导体与电子系统的持续进步开辟了新路径。据悉，即将在2026年秋季亮相的麒麟芯片，将率先应用逻辑折叠技术，带来性能上的飞跃。

中国科学院科技论文预发布平台ChinaXiv最新披露，华为技术有限公司董事、半导体业务部总裁何庭波于7月3日发表了《面向多层级电子系统的时间缩微理论》（即韬定律）的V2版本。新版本在原有理论框架的基础上，增加了大量工程实践细节、实测量化数据以及产品演进路线图，进一步夯实了以时间常数τ为核心的后摩尔时代缩放理论体系。

根据论文中的详细数据，与2025年的麒麟9030 Pro作为基准相比，麒麟2026通过采用LogicFolding双层逻辑折叠技术，晶体管密度从155MTr/mm²大幅跃升至238MTr/mm²，增幅高达约53.5%，这一提升幅度相当于以往需要三年时间通过几何微缩才能达到的效果。此外，麒麟2026在1.1V的供电电压下，主频也提升了13%，达到3.1GHz；SRAM工作频率提升了超过40%；时钟缓冲器数量减少了超过50%，时钟偏移降低了25%，线长也缩短了约30%。

《徽声在线》从知情人士处进一步获悉，华为Mate 90系列将采用这款新麒麟芯片，即论文中提及的麒麟2026，这无疑将为消费者带来前所未有的使用体验。

何庭波在最新论文中展望，未来十年间，逻辑折叠技术预计将从局部的关键路径折叠逐步发展为全面的、多层级的折叠，每个封装内将集成三层、四层乃至更多的有源层。这一演进得益于低温混合键合技术的突破（放宽了各层之间的热预算限制）以及硅通孔（TSV）着陆点从顶层金属逐步下移至M6层，这些变化将释放超过30%的高层布线资源。据此预测，从2026年到2035年，晶体管密度有望向400MTr/mm²及更高水平迈进。

与此同时，逻辑折叠技术还将助力麒麟芯片大幅提升CPU核心频率，为迈向4GHz及更高频率奠定坚实基础。这一路线图不仅切实可行，而且在成本控制方面也具有显著优势。

论文还透露，大约在2030年，AI芯片昇腾990将引入LogicFolding技术至AI加速器领域。预计到2035年，硬件集成度将增加超过100倍，其中τ的缩减将均匀分布在堆栈的每一层，而非仅集中在器件层面。

“热管理仍然是LogicFolding架构面临的关键挑战之一。”论文中详细阐述道，“为解决这一问题，我们采用了热感知分区和布局规划策略，在设计阶段就有意识地避免折叠高功耗电路，并从结构上防止高功耗子系统的空间相邻，以确保芯片的稳定运行。”

“前方的路线图虽然充满挑战，但方向是明确的。”何庭波表示，将τ缩放（韬定律）视为一个已完成的系统是不准确的，因为几个实质性问题仍然悬而未决，包括工具链和方法论的完善、晶圆间工艺变化的控制以及垂直互连开销的降低等。

近年来，主导半导体产业半个多世纪的摩尔定律正遭遇物理极限和经济效益的双重挑战。面对晶体管几何缩微放缓、晶体管成本红利消退等困境，如何突破传统工艺路径的局限，探索出一条全新的可持续演进路线，以满足日益增长的计算性能需求，已成为全球半导体行业共同面临的难题。而华为提出的韬(τ)定律，被视为解决这一难题的有效途径。

据介绍，韬(τ)定律所涉及的逻辑折叠(LogicFolding)等技术，构建了一个贯穿器件、电路、芯片到系统层面的多层级体系。在晶体管密度受限的情况下，基于韬（τ）定律，从底层器件到顶层系统，通过优化和缩短信号传输和处理的时间，来全面提升芯片的性能和能效。

多名业内专家向记者表示，目前光刻机的技术瓶颈导致芯片性能难以继续突破，在先进工艺受限的背景下，如何制造出高性能的芯片成为业界关注的焦点，这也是韬（τ）定律备受瞩目的原因所在。

据何庭波此前透露，基于韬(τ)定律，华为已经成功设计并量产了381款芯片，广泛应用于移动、AI、汽车、工业和基础设施等多个市场领域。

（徽声在线记者 林晓晨）