徽声在线 10 月 7 日资讯，华为海外社交平台账号于昨日发布了 9 月 29 日国际媒体圆桌会议的精华摘要。在此次会议上，华为常务董事、产品投资评审委员会主任以及终端 BG 董事长余承东，与多家国际知名媒体的记者，围绕华为消费者业务以及 HarmonyOS 生态系统展开了深入交流。

当被问及 AI、硬件以及极紫外光刻（EUV）相关问题时，余承东明确指出，极紫外光刻（EUV）设备无疑是制造先进芯片的核心要素。他透露，目前中国正积极投身于这些设备的研发工作，不过在当下阶段，国内在芯片制造方面仍主要依赖深紫外光刻（DUV）技术。而逻辑折叠（LogicFolding）技术，是在面临某些技术获取受限的困境时，用以提升芯片性能的一种创新方法。

此外，余承东还提到，手机的主处理器对于先进制程有着较高要求，但手机中的众多其他部件，对制程的要求并非那么严苛。基于此，华为运用系统工程的方法，持续对整体性能进行优化，以此弥补无法获取更先进制程的短板。

据徽声在线此前报道，在 10 月 1 日华为举办的 Mate 90 系列及全场景新品发布会上，华为年度旗舰机型——Mate 90 系列手机正式亮相，该系列全系搭载了韬定律芯片。

• 旗舰 τ 芯片：包含麒麟 9030（用于 Mate 90）、麒麟 9035（用于 Mate 90 Pro）；
• 逻辑折叠 τ 芯片：有麒麟 9050（用于 Mate 90 Pro Max）、麒麟 9050 Pro（用于 Mate 90 Pro Max / RS 非凡大师）。

根据华为官方的详细介绍，韬定律提出以“时间 (τ) 缩微”取代“几何缩微”，作为半导体与电子系统演进的新指导原则。通过逻辑折叠等前沿创新技术，持续压缩信号传播时延，不断提升晶体管密度，进而推动半导体与电子系统不断向前发展。这一理念为芯片技术的突破提供了全新的思路和方向。

“逻辑折叠 (LogicFolding)”等核心技术，构建起了一个贯穿器件、电路、芯片直至系统层面的多层级协同优化体系。该体系以系统性降低时间常数 τ 为核心目标，致力于驱动各层级在性能、能效、晶体管密度等方面持续提升：

在器件层面：通过精心优化晶体管和互连电阻以及寄生电容，从物理底层最大程度地缩微器件级时间常数 τ，为芯片性能提升奠定基础；在电路层面：借助逻辑折叠技术突破传统平面布局的物理限制，显著缩短关键路径的走线长度，同时有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能的大幅跃升；在芯片层面：通过“软件、架构、芯片”的全栈软硬芯协同设计，依据实际工作负载对指令流和数据流进行细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间，提升芯片整体效能；在系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延，提升系统整体运行效率。

值得一提的是，按照相关预测，到 2031 年，基于韬 (τ) 定律的高端芯片晶体管密度将达到 1.4 纳米制程的同等水平，这无疑将为芯片行业带来新的变革和发展机遇。